Vlastnosti produktu

Intel odhaľuje detaily 3D čipu: schopný naskladať 100 miliárd tranzistorov, plánuje sa spustiť v roku 2023

3D vrstvený čip je nový smer spoločnosti Intel, ktorý spochybňuje Mooreov zákon ukladaním logických komponentov v čipe, aby sa dramaticky zvýšila hustota CPU, GPU a AI procesorov.Keďže procesy čipov sa blížia k mŕtvemu bodu, môže to byť jediný spôsob, ako pokračovať v zlepšovaní výkonu.

Nedávno spoločnosť Intel predstavila nové detaily svojho dizajnu 3D čipov Foveros pre nadchádzajúce čipy Meteor Lake, Arrow Lake a Lunar Lake na konferencii o polovodičovom priemysle Hot Chips 34.

Nedávne zvesti naznačujú, že Meteor Lake od Intelu sa oneskorí kvôli potrebe prepnúť GPU dlaždice/čipset Intelu z TSMC 3nm uzla na 5nm uzol.Zatiaľ čo spoločnosť Intel stále nezverejnila informácie o konkrétnom uzle, ktorý bude používať pre GPU, zástupca spoločnosti uviedol, že plánovaný uzol pre komponent GPU sa nezmenil a že procesor je na dobrej ceste k včasnému vydaniu v roku 2023.

Je pozoruhodné, že tentoraz bude Intel vyrábať iba jeden zo štyroch komponentov (CPU časť), ktoré sa používajú na zostavenie jeho čipov Meteor Lake – TSMC vyrobí ďalšie tri.Priemyselné zdroje poukazujú na to, že dlaždica GPU je TSMC N5 (5nm proces).

Spoločnosť Intel sa podelila o najnovšie obrázky procesora Meteor Lake, ktorý bude využívať 4 procesný uzol Intelu (7nm proces) a najskôr sa dostane na trh ako mobilný procesor so šiestimi veľkými jadrami a dvoma malými jadrami.Čipy Meteor Lake a Arrow Lake pokrývajú potreby trhu s mobilnými a stolnými počítačmi, zatiaľ čo Lunar Lake sa budú používať v tenkých a ľahkých notebookoch s výkonom 15 W a nižším.

Pokroky v balení a prepojeniach rýchlo menia tvár moderných procesorov.Obidve sú teraz rovnako dôležité ako základná technológia procesných uzlov – a pravdepodobne v niektorých smeroch dôležitejšie.

Mnohé z pondelkových odhalení spoločnosti Intel sa zamerali na technológiu balenia 3D Foveros, ktorá bude použitá ako základ pre procesory Meteor Lake, Arrow Lake a Lunar Lake pre spotrebiteľský trh.Táto technológia umožňuje spoločnosti Intel vertikálne ukladať malé čipy na jednotný základný čip s prepojením Foveros.Intel tiež používa Foveros pre svoje GPU Ponte Vecchio a Rialto Bridge a Agilex FPGA, takže by sa dal považovať za základnú technológiu pre niekoľko produktov novej generácie spoločnosti.

Intel už v minulosti priniesol 3D Foveros na trh so svojimi nízkoobjemovými procesormi Lakefield, ale 4-dlaždicové Meteor Lake a takmer 50-dlaždicové Ponte Vecchio sú prvými čipmi spoločnosti, ktoré sú sériovo vyrábané s touto technológiou.Po Arrow Lake prejde Intel na nové prepojenie UCI, ktoré mu umožní vstúpiť do ekosystému čipsetu pomocou štandardizovaného rozhrania.

Intel odhalil, že umiestni štyri čipové sady Meteor Lake (v jazyku Intelu nazývané „dlaždice/dlaždice“) na hornú časť pasívnej medzivrstvy/základnej dlaždice Foveros.Základná doska v Meteor Lake je iná ako tá v Lakefielde, ktorú možno v istom zmysle považovať za SoC.Technológia balenia 3D Foveros podporuje aj aktívnu medzivrstvu.Intel hovorí, že na výrobu medzivrstvy Foveros používa nízkonákladový a nízkoenergetický optimalizovaný proces 22FFL (rovnaký ako Lakefield).Spoločnosť Intel tiež ponúka aktualizovaný variant tohto uzla „Intel 16′ pre svoje služby zlievarne, ale nie je jasné, ktorú verziu základnej dlaždice Meteor Lake Intel použije.

Intel nainštaluje výpočtové moduly, I/O bloky, SoC bloky a grafické bloky (GPU) pomocou procesov Intel 4 na tejto sprostredkovateľskej vrstve.Všetky tieto jednotky sú navrhnuté spoločnosťou Intel a používajú architektúru Intel, ale TSMC v nich OEM vytvorí I/O, SoC a GPU bloky.To znamená, že Intel bude vyrábať iba bloky CPU a Foveros.

Priemyselné zdroje presakujú, že I/O matrica a SoC sú vyrobené v procese TSMC N6, zatiaľ čo tGPU používa TSMC N5.(Stojí za zmienku, že Intel označuje I/O dlaždicu ako „I/O Expander“ alebo IOE)

Budúce uzly na pláne Foveros zahŕňajú 25 a 18-mikrónové rozstupy.Intel hovorí, že je dokonca teoreticky možné dosiahnuť 1-mikrónový rozstup v budúcnosti pomocou hybridných prepojení (HBI).