XC7Z100-2FFG900I – integrované obvody, vstavané, systém na čipe (SoC)

Základná architektúra SoC

Typická architektúra systému na čipe pozostáva z nasledujúcich komponentov:
- Najmenej jeden mikrokontrolér (MCU) alebo mikroprocesor (MPU) alebo digitálny signálový procesor (DSP), ale jadier môže byť viacero.
- Pamäť môže byť jedna alebo viac z RAM, ROM, EEPROM a flash pamäte.
- Oscilátor a obvody fázovo viazanej slučky na poskytovanie signálov časových impulzov.
- Periférne zariadenia pozostávajúce z počítadiel a časovačov, napájacích obvodov.
- Rozhrania pre rôzne štandardy konektivity, ako je USB, FireWire, Ethernet, univerzálny asynchrónny transceiver a sériové periférne rozhrania atď.
- ADC/DAC na konverziu medzi digitálnymi a analógovými signálmi.
- Obvody na reguláciu napätia a regulátory napätia.
Obmedzenia SoC

V súčasnosti je návrh komunikačných architektúr SoC pomerne vyspelý.Väčšina čipových spoločností používa na výrobu čipov architektúry SoC.Keďže však komerčné aplikácie naďalej sledujú koexistenciu a predvídateľnosť inštrukcií, počet jadier integrovaných do čipu sa bude naďalej zvyšovať a architektúry SoC založené na zbernici budú čoraz ťažšie uspokojovať rastúce požiadavky výpočtovej techniky.Hlavnými prejavmi tohto sú
1. slabá škálovateľnosť.Návrh systému soC začína analýzou systémových požiadaviek, ktorá identifikuje moduly v hardvérovom systéme.Aby systém správne fungoval, je poloha každého fyzického modulu v SoC na čipe relatívne pevná.Po dokončení fyzického návrhu je potrebné vykonať úpravy, čo môže byť proces redizajnu.Na druhej strane, SoC založené na zbernicovej architektúre sú obmedzené v počte procesorových jadier, ktoré môžu byť na ne rozšírené kvôli inherentnému arbitrážnemu komunikačnému mechanizmu zbernicovej architektúry, tj súčasne môže komunikovať iba jeden pár procesorových jadier.
2. S architektúrou zbernice založenej na exkluzívnom mechanizme môže každý funkčný modul v SoC komunikovať s ostatnými modulmi v systéme len vtedy, keď získa kontrolu nad zbernicou.Ako celok, keď modul získa práva rozhodovania zbernice na komunikáciu, ostatné moduly v systéme musia čakať, kým sa zbernica uvoľní.
3. Problém synchronizácie jednotlivých hodín.Štruktúra zbernice si vyžaduje globálnu synchronizáciu, ale keďže sa veľkosť procesných prvkov zmenšuje a zmenšuje, prevádzková frekvencia sa rýchlo zvyšuje a neskôr dosiahne 10 GHz, dopad spôsobený oneskorením pripojenia bude taký vážny, že nie je možné navrhnúť globálny strom hodín. a kvôli obrovskej taktovacej sieti bude jeho spotreba energie zaberať väčšinu celkovej spotreby energie čipu.