Nový originálny XC18V04VQG44C Spot Stock FPGA Field Programmable Gate Array Logic IC čip integrované obvody

Vlastnosti produktu

Dokumenty a médiá

Environmentálne a exportné klasifikácie

Dodatočné zdroje

Xilinx Memory – konfiguračné ponuky pre FPGA

Xilinx predstavuje sériu XC18V00 programovateľných konfiguračných PROM v systéme (obrázok 1).Zariadenia v tejto 3,3V rodine zahŕňajú 4-megabitové, 2-megabitové, 1-megabitové a 512-kilobitové PROM, ktoré poskytujú jednoducho použiteľnú a cenovo výhodnú metódu na preprogramovanie a ukladanie konfiguračných bitových tokov Xilinx FPGA.

Keď je FPGA v režime Master Serial, generuje konfiguračné hodiny, ktoré riadia PROM.Krátky prístupový čas po aktivácii CE a OE sú údaje dostupné na pine PROM DATA (D0), ktorý je pripojený k pinu FPGA DIN.Nové údaje sú dostupné po krátkom prístupovom čase po každej stúpajúcej hrane hodín.FPGA generuje príslušný počet hodinových impulzov na dokončenie konfigurácie.Keď je FPGA v režime Slave Serial, PROM a FPGA sú taktované externými hodinami.

Keď je FPGA v režime Master Select MAP, FPGA generuje konfiguračné hodiny, ktoré riadia PROM.Keď je FPGA v režime Slave Parallel alebo Slave Select MAP, externý oscilátor generuje konfiguračné hodiny, ktoré riadia PROM a FPGA.Po aktivácii CE a OE sú údaje dostupné na kolíkoch DATA (D0-D7) PROM.Nové údaje sú dostupné po krátkom prístupovom čase po každej stúpajúcej hrane hodín.Dáta sú taktované do FPGA na nasledujúcej stúpajúcej hrane CCLK.Voľne bežiaci oscilátor je možné použiť v režimoch Slave Parallel alebo Slave Select MAP.

Viaceré zariadenia možno kaskádovať pomocou výstupu CEO na riadenie vstupu CE nasledujúceho zariadenia.Hodinové vstupy a DATA výstupy všetkých PROM v tomto reťazci sú vzájomne prepojené.Všetky zariadenia sú kompatibilné a môžu byť kaskádované s ostatnými členmi rodiny alebo s jednorazovo programovateľnou sériovou PROM rodinou XC17V00.