Merrillchip New & Original skladom Elektronické súčiastky integrovaný obvod IC DS90UB928QSQX/NOPB

1.

FPDLINK je vysokorýchlostná diferenciálna prenosová zbernica navrhnutá spoločnosťou TI, ktorá sa používa hlavne na prenos obrazových údajov, ako sú údaje z kamery a displeja.Štandard sa neustále vyvíja, od pôvodného páru liniek prenášajúcich obraz 720P@60fps až po súčasnú schopnosť prenášať 1080P@60fps, pričom následné čipy podporujú ešte vyššie rozlíšenia obrazu.Prenosová vzdialenosť je tiež veľmi dlhá, dosahuje približne 20 m, vďaka čomu je ideálna pre automobilové aplikácie.

FPDLINK má vysokorýchlostný dopredný kanál na prenos vysokorýchlostných obrazových údajov a malej časti riadiacich údajov.Existuje tiež relatívne nízkorýchlostný spätný kanál na prenos informácií o spätnom riadení.Dopredná a spätná komunikácia tvorí obojsmerný riadiaci kanál, čo vedie k šikovnému dizajnu I2C vo FPDLINK, o ktorom sa bude diskutovať v tomto článku.

FPDLINK sa používa so serializátorom a deserializátorom spárovanými dohromady, CPU možno pripojiť buď k serializátoru alebo k deserializátoru, v závislosti od aplikácie.Napríklad v aplikácii fotoaparátu sa snímač fotoaparátu pripojí k serializátoru a odošle dáta do deserializátora, zatiaľ čo CPU prijíma dáta odoslané z deserializátora.V zobrazovacej aplikácii CPU posiela dáta do serializátora a deserializátor prijíma dáta zo serializátora a posiela ich na LCD obrazovku na zobrazenie.

2.

CPU i2c potom možno pripojiť k serializátoru alebo deserializátoru i2c.Čip FPDLINK prijíma I2C informácie odoslané CPU a prenáša I2C informácie na druhý koniec cez FPDLINK.Ako vieme, v protokole i2c sa SDA synchronizuje cez SCL.Vo všeobecných aplikáciách sú dáta zablokované na vzostupnej hrane SCL, čo vyžaduje, aby bol master alebo slave pripravený na údaje na zostupnej hrane SCL.Avšak vo FPDLINK, keďže prenos FPDLINK je načasovaný, nie je problém, keď master pošle dáta, nanajvýš slave dostane dáta o niekoľko hodín neskôr, ako ich master pošle, ale je problém, keď slave odpovie masteru. napríklad, keď slave odpovie masteru ACK, keď sa ACK odošle master, je už neskôr ako čas odoslaný slave, tj už prešiel oneskorením FPDLINK a mohol zmeškať stúpanie okraj SCL.

Našťastie protokol i2c túto situáciu zohľadňuje.i2c spec špecifikuje vlastnosť nazývanú i2c stretch, čo znamená, že i2c slave môže stiahnuť SCL nadol pred odoslaním ACK, ak nie je pripravené, takže master zlyhá pri pokuse o vytiahnutie SCL, takže master sa bude snažiť vytiahnite SCL a počkajte na, Preto pri analýze priebehu i2c na strane FPDLINK Slave zistíme, že pri každom odoslaní podriadenej časti adresy je len 8 bitov a ACK bude odpovedané neskôr.

Čip FPDLINK od TI plne využíva túto funkciu, namiesto jednoduchého preposielania prijatého tvaru vlny i2c (t. j. zachovania rovnakej prenosovej rýchlosti ako má odosielateľ), opätovne prenáša prijaté dáta s prenosovou rýchlosťou nastavenou na čipe FPDLINK.Toto je preto dôležité vziať do úvahy pri analýze tvaru vlny i2c na strane FPDLINK Slave.Prenosová rýchlosť CPU i2c môže byť 400 K, ale prenosová rýchlosť i2c na podriadenej strane FPDLINK je 100 K alebo 1 M, v závislosti od vysokých a nízkych nastavení SCL v čipe FPDLINK.