LCMXO2-256HC-4TG100C Originál a nový s konkurenčnou cenou na sklade dodávateľ IC
Vlastnosti produktu
Pbfree kód | Áno |
Rohsov kódex | Áno |
Kód životného cyklu časti | Aktívne |
Výrobca Ihs | LATTICE SEMICONDUCTOR CORP |
Kód balíka dielov | QFP |
Popis balíka | LFQFP, |
Počet pinov | 100 |
Dosiahnite kódex dodržiavania pravidiel | vyhovujúci |
Kód ECCN | EAR99 |
HTS kód | 8542.39.00.01 |
Výrobca Samacsys | Mriežkový polovodič |
Dodatočná funkcia | FUNGUJE AJ NA 3,3 V NOMINÁLNE NAPÁJANIE |
Kód JESD-30 | S-PQFP-G100 |
Kód JESD-609 | e3 |
Dĺžka | 14 mm |
Úroveň citlivosti na vlhkosť | 3 |
Počet vyhradených vstupov | |
Počet I/O liniek | |
Počet vstupov | 55 |
Počet výstupov | 55 |
Počet terminálov | 100 |
Prevádzková teplota - max | 85 °C |
Prevádzková teplota - min | |
Organizácia | 0 VYHRADENÝCH VSTUPOV, 0 I/O |
Výstupná funkcia | ZMIEŠANÝ |
Materiál tela balenia | PLASTOVÉ/EPOXIDOVÉ |
Kód balíka | LFQFP |
Kód ekvivalencie balíka | TQFP100,.63SQ |
Tvar balenia | NÁMESTIE |
Štýl balíka | FLATPACK, NÍZKY PROFIL, JEMNÁ ROZTEČ |
Spôsob balenia | PODNOS |
Špičková teplota spätného toku (Cel) | 260 |
Napájacie zdroje | 2,5/3,3 V |
Typ programovateľnej logiky | FLASH PLD |
Oneskorenie šírenia | 7,36 ns |
Stav kvalifikácie | Nekvalifikovaný |
Výška sedenia - max | 1,6 mm |
Napájacie napätie - max | 3,462 V |
Napájacie napätie - min | 2,375 V |
Napájacie napätie-nom | 2,5 V |
Povrchová montáž | ÁNO |
Teplotný stupeň | INÉ |
Dokončenie terminálu | matný cín (Sn) |
Terminálový formulár | KRÍDLO ČAJKA |
Rozstup terminálu | 0,5 mm |
Koncová poloha | QUAD |
Time@Peak Reflow Temperature-Max (s) | 30 |
šírka | 14 mm |
Predstavenie výrobku
Komplexné programovateľné logické zariadenie (CPLD) je aplikačne špecifický integrovaný obvod (ASIC) v integrovanom obvode LSI (Large Scale Integrated Circuit).Je vhodný na riadenie intenzívneho návrhu digitálneho systému a jeho oneskorenie je pohodlné.CPLD je jedným z najrýchlejšie rastúcich zariadení v integrovaných obvodoch.
Komponenty CPLD
CPLD je komplexné programovateľné logické zariadenie s veľkým rozsahom a zložitou štruktúrou, ktoré patrí do radu veľkýchintegrované obvody.
CPLD má päť hlavných častí: blok logického poľa, makro jednotku, rozšírený pojem produktu, programovateľné káblové pole a blok riadenia I/O.
1. Blok logického poľa (LAB)
Blok logického poľa pozostáva z poľa 16 makro buniek a viaceré LABS sú navzájom prepojené programovateľným poľom (PIA) a globálnou zbernicou.
2. Makro jednotka
Makro jednotka série MAX7000 pozostáva z troch funkčných blokov: logické pole, matica výberu produktu a programovateľný register.
3. Predĺžený termín produktu
Jeden produktový člen každej makrobunky možno spätne poslať späť do logického poľa.
4. Programovateľné drôtové pole PIA
Každý LAB môže byť pripojený tak, aby vytvoril požadovanú logiku prostredníctvom programovateľného drôtového poľa.Táto globálna zbernica je programovateľný kanál, ktorý môže pripojiť akýkoľvek zdroj signálu v zariadení k jeho cieľu.
5. I/O riadiaci blok
Riadiaci blok I/O umožňuje individuálne konfigurovanie každého I/O pinu pre vstup/výstup a obojsmernú prevádzku.
Porovnanie CPLD a FPGA
Hoci obojeFPGAaCPLDsú programovateľné zariadenia ASIC a majú mnoho spoločných charakteristík, v dôsledku rozdielov v štruktúre CPLD a FPGA majú svoje vlastné charakteristiky:
1.CPLD je vhodnejší na dokončenie rôznych algoritmov a kombinatorickej logiky a FP GA je vhodnejší na dokončenie sekvenčnej logiky.Inými slovami, FPGA je vhodnejšie pre klopné obvody bohatú na štruktúru, zatiaľ čo CPLD je vhodnejšie pre klopné obvody s obmedzenou štruktúrou a bohatou štruktúrou produktov.
2. Kontinuálna smerovacia štruktúra CPLD určuje, že jej časové oneskorenie je jednotné a predvídateľné, zatiaľ čo segmentovaná smerovacia štruktúra FPGA určuje jej nepredvídateľnosť oneskorenia.
3.FPGA má pri programovaní väčšiu flexibilitu ako CPLD.CPLD sa programuje úpravou logickej funkcie s pevným vnútorným prepojovacím obvodom, zatiaľ čo FPGA sa programuje zmenou zapojenia vnútorného zapojenia.FP GA je možné naprogramovať pod logickým hradlom, zatiaľ čo CPLD je naprogramované pod logickým blokom.
4. Integrácia FPGA je vyššia ako integrácia CPLD a má zložitejšiu štruktúru zapojenia a implementáciu logiky.
5. CPLD sa používa pohodlnejšie ako FPGA.Programovanie CPLD pomocou technológie E2PROM alebo FASTFLASH, bez externého pamäťového čipu, jednoduché použitie.Programovacie informácie FPGA však musia byť uložené v externej pamäti a spôsob použitia je komplikovaný.
6. CPLDS sú rýchlejšie ako FPgas a majú väčšiu časovú predvídateľnosť.Je to preto, že FPG sú programovanie na úrovni brány a distribuované prepojenia sú prijaté medzi CLBS, zatiaľ čo CPLDS sú programovanie na úrovni logických blokov a prepojenia medzi ich logickými blokmi sú sústredené.
7.Z hľadiska programovania je CPLD založené hlavne na programovaní pamäte E2PROM alebo FLASH, programovacie časy až 10 000 krát, výhodou je, že pri vypnutí systému sa informácie o programovaní nestrácajú.CPLD možno rozdeliť do dvoch kategórií: programovanie na programátore a programovanie na systéme.Väčšina FPGA je založená na programovaní SRAM, programovacie informácie sa stratia, keď sa systém vypne, a programovacie dáta je potrebné zapísať späť do SRAM zvonku zariadenia pri každom zapnutí.Jeho výhodou je, že ho možno kedykoľvek naprogramovať a pri práci ho rýchlo naprogramovať tak, aby sa dosiahla dynamická konfigurácia na úrovni dosky a systému.
8. Dôvernosť CPLD je dobrá, dôvernosť FPGA je nízka.
9. Vo všeobecnosti je spotreba energie CPLD väčšia ako spotreba FPGA a čím vyšší je stupeň integrácie, tým je zrejmejšia.